2009.03.29 Ver.1.000 新規作成
デジタルICのモデルは、モデルライブラリにあります｡
ここでは,それではなしに、SIMetrixが提供するマクロ部品を説明します｡クロックの立ち上がりで遷移します｡
図１
この他,
図２
があります｡
【A/Dコンバータ】
A/Dコンバータをクリックすると
図３
構成マクロ設定が出ます｡
上からNumber of bitsはA/Dコンバータのビット数、Convert timeは変換時間、Max conversion rateは最大変換周波数です｡
Ofsset/voltsは、入力のバイアス（下限電圧）、Range/voltsは入力レンジです｡
以上を設定すると
図４
の回路シンボルが構成されます｡Iｎは電圧入力、三角マークはクロック、Data_Validは変換終了を表す端子で、D0(LSB)からD7（MSB)はデジタル出力です｡
【D/Aコンバータ】
D/Aコンバータをクリックすると
図５
構成マクロ設定が出ます｡
A/Dと同じなので分かると思います｡
図６
回路図シンボルが構成されます。OUTは出力電圧です｡
【カウンタ】
counterをクリックすると
図７
構成マクロ設定が出ます｡
ビット数を指定します｡
Maximumのチェックを入れるとビット数で表される最大値になりますが、チェックを外すとMax countで決められた値のカウンタになります｡
また、Has resetにチェックを入れると非同期のリセット端子がつきます｡
Clock to out delayはクロックがきてから出力が更新されるまでの遅延時間を指定します｡
図８
非同期リセットのないカウンタのシンボルが構成されました｡
【シフトレジスタ】
shift resisterをクリックすると
図９
特に説明は不要でしょう｡
図１０
回路図シンボルです｡シリアル入力パラレルアウトですね｡
【ゲート】
gateをクリックすると
図１１
構成マクロ設定が出ます｡
Number of inputは入力数の指定、Gate typeはどれかを選んでチェックを入れます｡
Propagation delayは入力が出力する条件になってから出力が出るまでの遅延時間です｡
図１２
４ビットのANDゲートを構成した例です｡
【クロック発生器】
Digital pulseをクリックすると
図１３
が、回路図に現れます｡ダブルクロックすると
図１４
が現れます｡Periodは周期を表します｡Widthはパルス幅です｡Start Delayはシミュレーション開始からの遅延時間です。
つづく