第二部周波数変換方式
Ver.1.002　2010.8.21

更新履歴
2010.07.25　Ver.1.000　新規作成
2010.07.31　Ver.1.001　PSNおよびカウンタの項追加
2010.08.21　Ver.1.002　カウンタの項記事追加

第一章　ヘテロダイン

ヘテロダインは、2つの正弦波のビート（うなり）を作り出すものです。

2つの正弦波、余弦波の積は三角関数の積和の公式で与えられます。


このsin(A-B)、sin(A+B)がうなりになります。
つまり、sinAとsinBという2つの周波数の和と差がえられます。
これを側波帯(side band)といいます。
ここではsin(A+B)とsin(A-B)の上側側波帯(USB)、下側側波帯(LSB)の両側波帯(DSB)が得られました。

第一節　両側波帯(DSB)の生成

乗算回路または,非線形回路を通すと2つの正弦波の周波数の和と差がえられます。

乗算回路は、乗算ICを使う場合,DBM（ダイオード平衡変調器）を使う場合があります。
DBMは「パルスとスイッチの電子回路」で説明しました。

両側波帯は、どちらかをフィルタで選んで使われます。


第二節　単側波帯(SSB)の生成

それに対して、いきなりどちらかの側波帯だけを作り出すことができます。

この2つの式を加算するとsin(A-B)は消えてsin(A+B)だけがのこります。

また、この2つの式を引き算するとsin(A+B)は消えて,sin(A-B)だけが残ります。

このように,sinとcosなので位相が90°ずれた信号があれば,2つの乗算回路と加減算回路で単側波帯のみ取り出すことができます。
A,Bいずれか一方の周波数が固定のばあい、LやCやRを組み合わせたフィルタで位相を90°ずらすことが一般に行われてきました。
これは非常に簡便な方法ですが、調整が必要になります。

音声帯域で広い周波数範囲においても位相を90°ずらす必要がある場合、CRのPSN（フェーズシフトネットワーク）が用いられました。
最近では,OPアンプの移位相回路を多数使って実装されます。
,OPアンプの移位相回路は、ゲインが変わらず位相だけが180°回るので、下の構成にて何段も重ねて広帯域にすることが可能です。



図1-2-1　移位相器を多段に重ねて広帯域にわたって位相差を作る概念


第二章　逓倍回路

あとまわし

第三章　分周回路（カウンタ回路）

第一節　Dutyが50%の回路

分周回路はDutyが50%でなければならないもの、そうでないものに分けられます。
分周回路は、基本的にはバイナリカウンタなので


図3-1-1　バイナリカウンタの動作

このように１つ上のbitの,パルス幅は下位の倍となります。それでバイナリ（倍なり）というとか...（冗談ですよ）


図3-1-2　4bit16進カウンタ

さて、今12進カウンタを作る場合,U1-Q3が出力になるので、LとHのパルス幅が等しくするには2から13までカウントさせればよいことになります。


図3-1-3　4bit12進カウンタ



図3-1-4　74HC163による4bit12進カウンタ回路


図3-1-4-A　動作

表3-1-1　HC163の端子の説明（なお、INはクロックの立ち上がりで読み込まれる）

ここでは、U4がLになるとLeがでてP3-P0つまり（LLHL)がよみこまれて、カウントアップしますが(HHLH)でU4がLになるので、またP3-P0つまり（LLHL)がよみこまれるので12進カウンタになります。

同様に10進カウンタは、3から初めて12でロードすればいいわけですね。


図3-1-5　74HC163による4bit10進カウンタ


図3-1-6　74HC163による4bit10進カウンタ回路

以上は、偶数でしたが、奇数となるとDuty50%はできなくなります。11ならLが6、Hが5などとなってしまいます。

図3-1-7　74HC163による11進カウンタの動作

ということになります.
そこで、５進カウンタの場合基本クロックを倍の周波数にして10進カウンタを構成すれば,5分周となります。
このことは、ある意味,Dutyが50%でない5進カウンタの後に2進カウンタを置けば良いということでもあるわけです。



図3-1-8　5進カウンタに2分周回路をつけたもの（同期式）


図3-1-9　動作


図3-1-10　5進カウンタに2分周回路をつけたもの（非同期式）


図3-1-11　非同期式の動作

第二節　Dutyが50%でなくてよい場合の回路

PLLなどの分周器は立ち上がりまたは立ち下がりのエッジのみ必要ですからもっとかんたんになります。

任意の数の分周回路は、ダウンカウンタで構成されます。
たとえば,876なら、875をロードして874,873,・・・2,1,0,874と言った具合です。
したがって、ロードする数で周期は決まります。

ここで、各桁の動きを見てみましょう。
100の位　800→700→600・・・・→100→0→800・・・
10の位　　70→60→50・・・・→10→0→90→80→・・・→10→0→90→・・・・
1の位　4→3→2→1→0→9→8→・・・・→1一0→9・・・・
となります。
10の位と1の位は最初だけ74ですが後は99から00までの繰り返しになります。
そして、000になるとまた874からはじめることになりますね。



図3-2-1　3桁ダウンカウンタ　（74194は同期式のラッチとして使用）

このようになります。ここではQ23が出力です。

分周比はD23-20,D13-D10,D03-D00にセットしてLOADをします。
その後STARTを出すとダウンカウントします。




第四章　DDS発振回路

第五章　PLL発振回路


つづく

メインページに戻る