図1 回路例
これで、考えてみましょう｡Q201,Q202はFET入力の差動アンプです。このFETはドレインソース間の電圧が大きくなるとゲート漏れ電流が増えるのでQ203,Q204を伴ってカスコード接続となっています｡
Q203,204はベース接地なので入力インピーダンスは低いのでエミッタにはほとんど電圧が発生しません。したがって入力段ではミラー効果はなくなります｡
この段のゲインは､R203,204とFETのgmできまります。Q203,Q204はほとんど関係しません｡
図2 簡略化した回路図
増幅回路はQ201,202とQ206,Q207だけで行われています｡Q206,Q207のゲインは､R206+207とR211で決まります｡後は､ゲインに関係しません｡出力電圧は､Q206,Q207、Q208,Q209で決まります｡
図3 定電流回路（Vbから見ればエミッタフォロアですよね。ですからVb≒VeでVe≒Ic*REよりIc≒Vb/RE（一定）））
さて、出力の下限電圧はRD202（約6V)と-24Vからどんなに下がってもベース電圧より下がりませんから-18Vとなりますね｡するとマイナスピー クが-18Vなので＋ピークは対称でなければなりませんからQ206,Q207も上限電圧+18Vとなります｡となれば､Q203,Q204の電圧は+ 18Vとなります｡
さて、これで電圧配分が決まりました｡電流は､RD202とQ205,Q208,Q209で決まっています｡Q205の電流はRD202とR205で決まります｡Q205は定電流回路です｡ここでは､RD202が6VなのでR205も6Vになりますから5mAです。
するとQ201,Q202は差動なので半分づつで､2.5mAになりますね｡さてQ203はコレクタ+18VとなりましたからR203は(24-18)/2.5mA＝2.4Kとなるわけです｡（回路図では3Kとなっています｡）
また、Q208も5mAに設定されていますからQ206,Q207のエミッター抵抗は合計10mA、電圧は24-18で6Vつまり､600Ωとなります｡
電流はどのように決めたかについていっておきましょう。Q208,Q209は通常コレクタ電圧0Vになります｡DCアンプですから入力０なら出力０なわけです。
図4-a 2SA1015 Pc-Ta 特性 図４-b ２SA1015 ft-Ic 特性
するとコレクターエミッタ間はエミッタが-18Vなので18V。18*5mA=90mWからきているわけです｡このPc-Taグラフから決めています｡ （Taとはトランジスタの周囲温度のことです｡）同様にQ206,Q207もそうなります｡ft-IcからみるとIcは大き目の方が広帯域となります｡
図5 2SA1015 hFE−Ic特性
ｈFE-IcグラフのようにICによってｈFEはほとんど変化しません｡以上は2SA1015のグラフですが下は2SC1815のグラフです｡
図６ 2SC1815 ｈFE-Iｃ特性 図７ ２SC1815 ｆｔ-Ic特性
また、R206+R207、R211は10KΩなので18V0-pとなっているので1.8mA0-pです。コレクタ電流は3.6mAｐｐ変化しますのでこれより大きな値を必要とします｡
ゲインがもっと必要ならば､R206+R207,R211を大きくしてやる必要があります｡なぜなら5mAの半分の2.5mA0-p以上取り出せません。
以上のように､設計として､DC電圧が矛盾しないように設計することがポイントであるわけす｡
仕上がりゲインはR206とR207で決まります｡出力インピーダンスは､R206+R207とR211の10Kがその値になります｡これではローインピーダンスにはなりませんのでエミッターフォロアをつける必要があります｡
さて、TRアンプは温度ドリフトがついて回ります｡ここでは、ゲインが20dBであったり終段が独立定電流であるため特に気にはしていません。
ここでは大雑把に進めるためVBEは０、ツェナーは6Vとしてきました。
図8 ２SC1815のib-vbe特性 図９ 2SA1015のib-Vbe特性
なお、これはゲインを大きくとらないという前提なのでTRのDCアンプとは状況が違います｡
図１０ エミッタフォロアーを追加した回路
エミッタフォロアを追加した回路図です｡入力０なら出力は0Vですからトランジスタには24Vかかります。したがって､Pc=100mWとすると大体Ic は4mAくらいになりますね｡すると、エミッタ抵抗R212、２１３は24V/4mA＝6KΩ以上と見当がつきます｡NPNのトランジスタを選んだ理由は グリッド電流を流すためです｡（もちろん､球にはグリッドに1KΩ位の抵抗を入れておきます｡）またマイナスのときは電流が流れないので抵抗で十分という 考えです｡
終段のCpgによるミラー効果と浮遊容量を考えると50PFとした場合､100KHzで約30KΩ位になります。18Vo-pなら0.6mAo-pです。 つまり、グリッド電流の流れないサイクルでも0.6mA0-p駆動できる必要があります｡したがって､無闇に大きくは出来ません｡
なお、トランジスタの場合、発振はつきものですから対策が必要です｡これはベースに直列に数百Ωを入れると効果がありますが別途あとで取り上げます｡
【終段に要求されること】
終段は、何でもよいのですが、一番重要なことは十分内部抵抗の低い球を選びます｡というのはトランスの低域特性は､駆動インピーダンスが低いほど低域が伸びるからです｡たとえば､私の作例では12SN7GTA5パラのアンプでは20Hz1Wは波形が崩れていますが、6BQ6のアンプでは崩れていません｡トランスはまったくおなじものです。
もちろん駆動インピーダンスが低いと低域だけでなく高域も伸びます｡
また、ハイブリッドアンプでは100Vppくらいが限度でしょうから2A3や300Bなんて無理でしょう｡従いまして選ぶ球としてはバイアスが30Vくらいまでが目安ではないでしょうか｡
そのくらいで､仮にrpが1KΩ以下となるとある程度限られます｡A級PPの場合駆動インピーダンスは2倍のrpですから2Kとして駆動することになり､ トランスが5Kなら大雑把にDFは2.5以下になります。8Kのトランスならまだ目がありますね｡先ほどのUMETECHさんの測定したISOのFE25 -8の特性からすると2Kで限界でしょうか｡これ以下で使いたいものです｡rpが1Kの場合DFは4以下になりますね｡
以上できづかれたと思いますが､最大出力を求める条件では使っていません｡それではトランスを活かしきれないからです｡NFBをかけるのならもう少し楽ですがNFBアンプにしても無帰還のDFが大きくないとうまくいかないと思います｡
【終段の設計】
カソードに定電流回路を入れます｡PPですからそれぞれ入れます｡基準電圧は同じにします｡エミッタの抵抗はできる限り大きくします｡これが小さいと電流が変化します｡
カソード同士はCでつなげば差動アンプになりますし､カソードからGNDに落とせばPPになります｡
ここで､PNP、NPNの組合せは温度ドリフト対策です｡
【仕上げ】
仕上げとしましては､歪率が0.1Wから出力にリニアに増えるようにします｡差動なら大概そうなります｡A級PPではひずみがそうなりません｡
ひずみを調整するには､差動の場合､PP間に数KΩの抵抗をいれて目的になるまで増やして行きます｡抵抗が大きいとカーブが寝てきます｡小さいと大きくなります｡音を聞きながらきめ打ちすれば､そういう風に仕上がっていると思います｡
また、低域が不足することは基本的にありえないのですが､PPの球をペアで無い球にすると2次歪みが増えてよくなるかもしれません｡現在検討中です｡
DCバランスは､十分取れているはずですが低域が取れない場合カソードの定電流が等しいか見てください｡
また、ドライバアンプのDCドリフトは､カソードが定電流回路なのでDCバランスに関係しません｡同様にペアでない球でもDCバランスに関係しません｡
つづく